English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 78728/78728 (100%)
造訪人次 : 33555831      線上人數 : 740
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 查詢小技巧:
  • 您可在西文檢索詞彙前後加上"雙引號",以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋,建議至進階搜尋限定作者欄位,可獲得較完整資料
  • 進階搜尋


    請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/57180


    題名: 構裝計畫-部分掃描的多晶片模組接線測試;Testing and Built-in Self Test Methodology of Partially Scanned MCM Interconnects
    作者: 蘇朝琴
    貢獻者: 中央大學電機工程學系
    關鍵詞: 電子電機工程類;多晶片模組;接線測試;自我測試;徵候測試;階層測試;Multichip module;Interconnect testing;Built-in self test syndrome test;Hierarchical test
    日期: 1995-09-01
    上傳時間: 2012-10-01 15:15:40 (UTC+8)
    出版者: 行政院國家科學委員會
    摘要: 本計畫提出一針對只具部分邊界掃描MCM的 測試及自我測試方法.我們將會根據本計畫的 結果,設計一個自我測試模組送達CIC,或藉由FPGA 進行電路實做.對沒有邊界掃描的晶片而言,控 制性與觀測性相當低是最大的困難.因此我們 將利用NSC-81計畫(階層式測試信號產生器)所製 作的工具軟體來產生部分測試向量,在此部分 向量之下,所欲測試的接線及晶片輸出入接腳, 則成為"徵候可測試"(Syndrome testable).因此自我 測試的硬體設計可以變得較為簡單.此計畫的 主要工作則包括了MCM的階層式測試的轉換,微 候可測試性的評估及測試硬體設計與簡化. ; 研究期間 8308 ~ 8407
    關聯: 財團法人國家實驗研究院科技政策研究與資訊中心
    顯示於類別:[電機工程學系] 研究計畫

    文件中的檔案:

    檔案 描述 大小格式瀏覽次數
    index.html0KbHTML309檢視/開啟


    在NCUIR中所有的資料項目都受到原著作權保護.

    社群 sharing

    ::: Copyright National Central University. | 國立中央大學圖書館版權所有 | 收藏本站 | 設為首頁 | 最佳瀏覽畫面: 1024*768 | 建站日期:8-24-2009 :::
    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 隱私權政策聲明