隨著元件尺寸縮小至奈米尺度時，能整合於矽晶半導體奈米元件上之0 維及1 維奈米 結構材料的先進製程技術近年來受到廣泛的注意。此主要是由於大面積規則有序排列的奈 米結構陣列已被發現在先進奈米光電元件、觸媒，場發射元件及氣體感測器等領域上有很 大的應用潛力。但要如何精準控制所製備各式奈米材料之尺寸、形貌、生成位置、結晶方 向等，卻仍是目前相關研究急需克服的重大挑戰。因此，本計畫之主要研究目標首先將整 合一系列物理、化學與自組裝模板法製程技術以嘗試直接在不同矽晶基材上製備規則有序 排列且尺寸可調變之0 維及1 ;As the device dimensions scale down to nanometer region, the novel processing technologies for the integration of 0-D and 1-D nanomaterials into Si-based nanodevices have attracted much attention in recent years, because large-area well-ordered nanostruct;研究期間：10408~10507
