English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 82005/82005 (100%)
造訪人次 : 51855082      線上人數 : 3316
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 查詢小技巧:
  • 您可在西文檢索詞彙前後加上"雙引號",以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋,建議至進階搜尋限定作者欄位,可獲得較完整資料
  • 進階搜尋


    請使用永久網址來引用或連結此文件: https://ir.lib.ncu.edu.tw/handle/987654321/96706


    題名: 玻璃基板金屬化及低溫低壓銅-銅直接鍵合技術開發暨可靠度分析建模;Development of Glass Substrate Metallization and Low-Temperature, Low-Pressure Cu-Cu Direct Bonding Technology with Reliability Analysis and Modeling
    作者: 劉正毓
    貢獻者: 國立中央大學化學工程與材料工程學系
    關鍵詞: 3D-IC封裝;矽光子封裝;CPO共同封裝光學元件;TGV填銅;低溫低壓銅-銅直接鍵合;晶片鍵結;電遷移;3D-IC packaging;Silicon photonics packaging;CPO Co-Packaging Optics;TGV Cu filling;Low temperature and pressure Cu-Cu direct bonding;Chip bonding;electromigration
    日期: 2025-07-31
    上傳時間: 2025-08-07 16:48:59 (UTC+8)
    出版者: 國家科學及技術委員會(本會)
    摘要: 隨電晶體線寬縮至數奈米,製程微縮接近物理極限。為增加電晶體密度,3D封裝提升了有限空間的使用效率。矽光子封裝成為下一代先進封裝技術的核心,其中關鍵技術CPO將採用銅-銅直接鍵合進行垂直整合,並在Chip與Wafer間使用玻璃基板進行銅佈線。相較傳統Sn製程,純銅線路能降低接觸電阻、減少訊號損失、縮短傳輸路徑,並改善晶片散熱問題。第一年將實現超高深寬比(Aspect ratio=10)極細銅線路與Cu pillar的高效製備,為低溫低壓銅-銅直接鍵合提供所需關鍵參數與模擬;第二年聚焦於不同溫壓條件下的低溫低壓銅-銅直接鍵合,研究其介面擴散機制;第三年進行可靠度測試,分析破壞行為與失效機制,並建立電遷移、推力測試、熱循環與熱衝擊失效模型。此計畫對提升低溫低壓銅-銅直接鍵合技術的界面穩定性與可靠性具有重大意義,並為實際應用提供關鍵模型。
    關聯: 財團法人國家實驗研究院科技政策研究與資訊中心
    顯示於類別:[化學工程與材料工程學系 ] 研究計畫

    文件中的檔案:

    檔案 描述 大小格式瀏覽次數
    index.html0KbHTML4檢視/開啟


    在NCUIR中所有的資料項目都受到原著作權保護.

    社群 sharing

    ::: Copyright National Central University. | 國立中央大學圖書館版權所有 | 收藏本站 | 設為首頁 | 最佳瀏覽畫面: 1024*768 | 建站日期:8-24-2009 :::
    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 隱私權政策聲明