中大機構典藏-NCU Institutional Repository-提供博碩士論文、考古題、期刊論文、研究計畫等下載:Item 987654321/9988
English  |  正體中文  |  简体中文  |  全文笔数/总笔数 : 81570/81570 (100%)
造访人次 : 47026884      在线人数 : 127
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜寻范围 查询小技巧:
  • 您可在西文检索词汇前后加上"双引号",以获取较精准的检索结果
  • 若欲以作者姓名搜寻,建议至进阶搜寻限定作者字段,可获得较完整数据
  • 进阶搜寻


    jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/9988


    题名: 以類比行為模型建立三角積分數位類比轉換器之非理想現象的研究;On Analog Behavioral Modeling for ΣΔDAC with Non-Ideal Effect
    作者: 劉孟帆;Meng-Fan Liu
    贡献者: 電機工程研究所
    关键词: 行為模型;數位類比轉換器;由下而上;behavioral model;bottom up;digital to analog converter
    日期: 2006-06-22
    上传时间: 2009-09-22 12:02:35 (UTC+8)
    出版者: 國立中央大學圖書館
    摘要: 隨著CMOS製程技術迅速地進步,電晶體的大小不斷地變小,一片晶圓上的電晶體數目多達幾十億個,使得電路設計的複雜度提升到SoC(System on Chip)的階層。在SoC的時代裡,電路設計的趨勢逐漸走向包含數位電路以及類比電路的混合電路設計,處理如此龐大的設計,驗證的問題變得非常的困難,模擬所花費的時間也隨著增加,為了快速驗證設計者的電路,許多努力都致力於將電路提高到行為層級描寫,以加快此設計流程。過去這幾年來,當設計者在發展類比電路或是混合信號電路的時候,SPICE電路模擬器一直都是最基本的設計與驗証工具,但是隨著半導體技術的不斷發展、推出市場的快速要求(time to market)…等等,傳統的SPICE模擬器再也無法滿足先進電路的設計需求了。 此論文裡,我們提出了一套利用Verilog-A硬體描述語言建立ΣΔDAC類比電路的行為模型,並且利用由下而上(bottom-up)的驗證方法,將電路的非理想因素萃取出來,並建立了一套標準的參數萃取流程,使得我們的行為模型更接近實際傳統的電晶體層級(transistor level)的模擬結果,達到快速模擬又不失精確度的目的。 With the process technology innovating rapidly, the device size is continuing to scale down. In SoC era, traditional design techniques must be modified to solve the integration problems with over million gate counts in a single chip. The major design challenge is the issue of co-simulation speed to verify a mixed-signal system. Integrating all blocks at layout-level and running the low-level post-layout simulation become almost infeasible for modern large designs. Moreover, such traditional simulator like SPICE requires too much simulation time such that it cannot meet the designer’s demand due to the pressure of time to market. Therefore, building a behavioral model is necessary so that we could get the simulation results very soon. In this thesis, we use hardware description language Verilog-A to build the behavioral models of ΣΔDAC and use them to estimate and handle these two integration issues. We present a bottom-up extraction flow to extract the characteristic parameters for ΣΔDAC behavioral models in a short time. Then, we adjust these parameters to consider the non-ideal effects such that the behavioral model could be much closer to the simulation results of SPICE.
    显示于类别:[電機工程研究所] 博碩士論文

    文件中的档案:

    档案 大小格式浏览次数


    在NCUIR中所有的数据项都受到原著作权保护.

    社群 sharing

    ::: Copyright National Central University. | 國立中央大學圖書館版權所有 | 收藏本站 | 設為首頁 | 最佳瀏覽畫面: 1024*768 | 建站日期:8-24-2009 :::
    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 隱私權政策聲明