利用氮化矽作為穿隧接面之鍺量子點單電洞電晶體之製作與特性分析

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：36

、訪客IP：18.116.14.48

姓名

周信宏(Sin-hong Chou) 查詢紙本館藏

畢業系所

電機工程學系

論文名稱

利用氮化矽作為穿隧接面之鍺量子點單電洞電晶體之製作與特性分析
(Fabrication and electrical characterization of Germanium QD Single Hole Transistor with Si3N4 tunnel junction)

相關論文

★ 高效能矽鍺互補型電晶體之研製	★ 高速低功率P型矽鍺金氧半電晶體之研究
★ 應變型矽鍺通道金氧半電晶體之研製	★ 金屬矽化物薄膜與矽/矽鍺界面反應之研究
★ 矽鍺異質源/汲極結構與pn二極體之研製	★ 矽鍺/矽異質接面動態啓始電壓金氧半電晶體之研製
★ 應用於單電子電晶體之矽/鍺量子點研製	★ 矽鍺/矽異質接面動態臨界電壓電晶體及矽鍺源/汲極結構之研製
★ 選擇性氧化複晶矽鍺形成鍺量子點的光特性與光二極體研製	★ 選擇性氧化複晶矽鍺形成鍺量子點及其在金氧半浮點電容之應用
★ 鍺量子點共振穿隧二極體與電晶體之關鍵製程模組開發與元件特性	★ 自對準矽奈米線金氧半場效電晶體之研製
★ 鍺浮點記憶體之研製	★ 利用選擇性氧化單晶矽鍺形成鍺量子點之物性及電性分析
★ 具有自我對準電極鍺量子點單電洞電晶體之製作與物理特性研究	★ 具有自我對準下閘電極鍺量子點單電洞電晶體之研製

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

本篇論文所研究之單電洞電晶體，以FinFET技術為構想，利用二氧化矽作為奈米溝渠之側壁，不僅可以微縮奈米溝渠的寬度，而且利用氮化矽作為單電洞電晶體的穿隧位障。當奈米溝渠中的矽鍺經氧化在中心形成單一顆鍺量子點時，可以製作出具有對稱穿隧位障之鍺量子點單電洞電晶體。此元件在室溫下展現明顯的庫倫階梯與庫倫振盪的單電子特性。

摘要(英)

This thesis studies the fabrication and tunneling spectroscopy of Ge QD single hole transistors (SHTs) realized in FinFET technology. The Ge QD is generated by oxidizing a SiGe nanocavity, which is separated from the adjacent electrodes by Si3N4 spacers. Thermally oxidizing SiGe in the nanotrench produces single Ge QD in the center with symmetrical tunneling junctions of Ge QD SHTs. Such devices exhibit clear Coulomb oscillation and staircase in room temperature.

關鍵字(中)

★ 利用氮化矽作為穿隧接面之鍺量子點單電洞電晶體

關鍵字(英)

★ Ge QD SHT with Si3N4 tunnel junction

論文目次

中文摘要‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ i
英文摘要‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ ii
致謝‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ iii
目錄‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ iv
圖目錄‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ vi
表目錄‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ xii
第一章單電子/電洞電晶體簡介‧‧‧‧‧‧‧‧‧‧‧‧ 01
1-1 單電子/電洞電晶體的誕生‧‧‧‧‧‧‧‧‧‧‧ 01
1-2 量子點形成方法與定量定位‧‧‧‧‧‧‧‧‧‧ 03
1-3 研究動機‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ 04
第二章元件初步設計與最後改良‧‧‧‧‧‧‧‧‧‧‧ 19
2-1 元件初步設計與TEM觀測‧‧‧‧‧‧‧‧‧‧‧ 19
2-2 元件結構改良及關鍵製程‧‧‧‧‧‧‧‧‧‧‧ 22
I. 元件結構改良‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ 22
II. 元件關鍵製程‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ 25
第三章元件製作流程‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ 43
I. Buffer layer製作和多晶矽薄膜沉積‧‧‧‧‧‧ 43
II. 定義主動區‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ 43
III. 定義奈米溝渠‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ 44
IV. 微縮奈米溝渠‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ 44
V. 形成SiO2和Si3N4 spacer‧‧‧‧‧‧‧‧‧‧‧ 45
VI. 閘極阻隔層製作以及斷開源極和汲極‧‧‧‧‧‧ 45
VII. 製作穿隧介電層以及回蝕多晶矽、多晶矽鍺合金‧ 45
VIII. 定義nanowire以及形成鍺量子點‧‧‧‧‧‧‧‧ 46
IX. 定義閘電極以及製作多晶矽化金屬電極‧‧‧‧‧ 46
第四章元件電流特性分析與討論‧‧‧‧‧‧‧‧‧‧‧ 54
4-1 單電洞電晶體之操作原理‧‧‧‧‧‧‧‧‧‧‧‧‧ 54
I. 單電洞電晶體之ID-VD‧‧‧‧‧‧‧‧‧‧‧‧‧ 54
II. 單電洞電晶體之ID-VG‧‧‧‧‧‧‧‧‧‧‧‧‧ 55
III. 元件參數萃取‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ 55
4-2 量測儀器與方法‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ 56
4-3 元件之ID-VD電流特性‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ 57
4-4 元件之ID-VG電流特性‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ 59
4-5 元件檢討與結論‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ 61
第五章總結與未來展望‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ 70
參考文獻‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ 71

參考文獻

【1】陳啟東,「單電子電晶體簡介」,物理雙月刊,第二十六卷,第三期,438-490頁,2004年6月.
【2】M. Saitoh, H. Harata and T. Hiramoto, “Room-temperature demonstration of integrated silicon single-electron transistor circuit for current switching and analog pattern matching,” IEDM Tech. Dig. 2004, p. 187.
【3】G. L. Chen et al., “Tunneling spectroscopy of a germanium quantum dot in single-hole transistors with self-aligned electrodes,” Nanotechnology, vol. 18, p. 475402, 2007.
【4】Kuan-Hung Chen,Chung-Yen Chien and Pei-Wen Li, “Precise Ge quantum dot placement for quantum tunneling devices,” Nanotechnology, vol. 21, p. 055302, 2010.
【5】L. Zhuang, L. Guo and S. Y. Chou, “Silicon single-electron quantum-dot transistor switch operating at room-temperature,” Appl. Phys. Lett., vol. 72, p. 1205, 1998.
【6】B. H. Choi et al., “Fabrication and room-temperature characterization of a silicon self-assembled quantum-dot transistor,” Appl. Phys. Lett., vol. 73, p. 3129, 1998.
【7】H. Ishikuro and T. Hiramoto, “Quantum mechanical effects in the silicon quantum dot in a single-electron transistor,” Appl. Phys. Lett., vol. 71, p. 3691, 1997.
【8】Y. Ono et al., “Fabrication method for IC-oriented Si twin-islanld single-electron transistors,” in IEDM Tech Dig. 1998, p. 147.
【9】P. W. Li et al., ”Fabrication of a germanium quantum-dot single-electron transistor with large coulomb-blockade oscillations at room-temperature,” Appl. Phys. Lett., vol. 85, p. 1532, 2004.
【10】D. Hisamoto et al., “FinFET – a Self-aligned double-gate MOSFET scalable to 20 nm”, IEEE Trans. Electron Device, vol. 47, p. 2320, 2000.
【11】K.C. Lu et al., “Point contact reactions between Ni and Si nanowires and reactive epitaxial growth of axial nano-NiSi/Si,” Appl. Phys. Lett., vol. 90,p. 253111, 2007.
【12】P. W. Li et al., “Study of tunneling currents through germanium quantum-dot single-hole and -electron transistors,” Appl. Phys. Lett., vol. 88, p. 213117, 2006.
【13】Michael Quirk,Julian Serda,“ Semiconductor Manufacturing Technology” ,Chapter 6.
【14】Wei-Ting Lai, David M.T. Kou, Pei-Wen Li, ”Transient current through a single germanium quantum dot at room temperature,” Appl. Phys. Lett, to be published.

指導教授

李佩雯(Pei-wen Li)

審核日期

2010-7-22

推文