二維PIN碰撞游離模型之參數萃取

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：39

、訪客IP：3.144.46.90

姓名

張瑞男(Ruei-nan Chang) 查詢紙本館藏

畢業系所

電機工程學系

論文名稱

二維PIN碰撞游離模型之參數萃取
(Parameter Extraction of Impact Ionization Rate in Two-Dimensional PIN Diode Simulation)

相關論文

★ 表面電漿共振效應於光奈米元件之數值研究	★ 金氧半電容元件的暫態模擬之數值量測
★ 雙載子電晶體在一維和二維空間上模擬的比較	★ 改善後的階層化不完全LU法及其在二維半導體元件模擬上的應用
★ 一維雙載子接面電晶體數值模擬之驗證及其在元件與電路混階模擬之應用	★ 階層化不完全LU法及其在準靜態金氧半場效電晶體電容模擬上的應用
★ 探討分離式簡化電路模型在半導體元件模擬上的效益	★ 撞擊游離的等效電路模型與其在半導體元件模擬上之應用
★ 二維半導體元件模擬的電流和電場分析	★ 三維半導體元件模擬器之開發及SOI MOSFET特性分析
★ 元件分割法及其在二維互補式金氧半導體元件之模擬	★ 含改良型L-ILU解法器及PDM電路表述之二維及三維元件數值模擬器之開發
★ 含費米積分之高效率載子解析模型及其在元件模擬上的應用	★ 量子力學等效電路模型之建立及其對元件模擬之探討
★ 適用於二維及三維半導體元件模擬的可調變式元件切割法	★ 整合式的混階模擬器之開發及其在振盪電路上的應用

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

本篇論文中，我們藉由加入離子碰撞游離模型於二維元件模型內，來模擬半導體元件內部載子發生雪崩崩潰之現象。首先，我們探討兩種不同結構，第一種為簡單的 pn 接面二極體，藉此元件來探討不同濃度下載子的傳輸現象，並且進行一系列的 pn 二極體模擬。另一種為中間夾一層未摻雜的本質半導體之 pin 二極體，利用此結構來萃取矽材料在高電場下的電子和電洞的碰撞游離係數，和原始設定值作比較後再加分析並找出造成兩者數據差異的原因，最後再利用先前萃取出之電子碰撞游離係數使用兩組模型相互對照的方法來萃取電洞碰撞游離係數。

摘要(英)

In this thesis, we design a 2-D device simulator which includes the impact ionization model to simulate the avalanche breakdown. At first, we discuss two device structures. One is simple p-n junction diode. We use it to discuss the transmission of carriers for different doping concentration, and to proceed a series of simulation for p-n junction diodes. Another is p-i-n diode with an undoped intrinsic semiconductor layer in the middle, and we use this structure to extract the electron and hole impact-ionization rate for Si in high electric field. Then we compare it with the original theoretical value to analyze and find out the reasons which make different results. Finally, we extract the hole impact ionization rate based on the electron impact ionization rate obtained in the previous simulation.

關鍵字(中)

★ 碰撞游離係數
★ pin 二極體

關鍵字(英)

★ impact ionization rate
★ p-i-n diode

論文目次

摘要 i
Abstract ii
目錄 iii
圖目錄 iv
第一章簡介 1
第二章二維的碰撞游離模型及崩潰原理 2
2.1 二維的半導體模型及碰撞游離模型 2
2.2 pn 接面結構下的載子傳輸 8
2.3 n^+ p 接面結構下的載子傳輸 11
2.4 p^+ n 接面結構下的載子傳輸 14
第三章 pin 接面的崩潰現象 17
3.1 pin^+ 接面的碰撞游離係數推導 17
3.2 pin^+ 結構之設定 19
3.3 改變 pin^+ 結構尺寸之相關影響 23
3.4 以 pin^+ 結構推算電子碰撞係數 αn 25
3.5 以 p^+ in 結構推算電洞碰撞係數 αp 27
3.6 碰撞游離係數αn、αp 的級數差異 32
3.7 以階梯式電場近似梯形電場的碰撞係數量測 36
第四章結論 39
參考文獻 40

參考文獻

[1] D. K. Cheng, “Field and Wave Electromagnetics,” 2nd ed., Addison-Wesley Publishingn Company, Inc., 1989.
[2] C. L. Teng, “An equivalent circuit approach to mixed-level device and circuit simulation,” M. S. Thesis, institute of EE, National Central University, Taiwan, Republic of China, Jun. 1997.
[3] S. M. Sze, “Semiconductor Device: Physics and Technology,” 2^nd ed.,
Chapter 4, John Wiley & Sons, Inc., 2002.
[4] D. A. Neaman, “Semiconductor Physics and Devices: Basic Principles,” 3^rd ed., Chapter.8, McGraw-Hill Companies, 2003.
[5] M. Shur, “Introduction to Electronic Devices,” Chapter 3, John Wiley & Sons, Inc.,1996.
[6] E. S. Yang, “Microelectronic Devices,” Chapter 5, McGraw-Hill, 1988.
[7] S. M. Sze, “Semiconductor Device: Physics and Technology,” 2^nd ed.,
Chapter 3, John Wiley & Sons, Inc., 2002.
[8] S. M.Sze, “Physics of Semiconductor Devices”, Chapter 4, John Willy & Sons, Inc., 2006.
[9] H. C. Casey, “Devices For Integrated Circuits-Silicon and III-V Compound Semiconductors”, Chapter 4, John Wiley & Sons, Inc., 1999.

指導教授

蔡曜聰(Yao-tsung Tsai)

審核日期

2011-7-5

推文