適用於生醫訊號的低功率數位濾波器設計

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：18

、訪客IP：3.144.227.72

姓名

顏呈弦(Cheng-Shian Yan) 查詢紙本館藏

畢業系所

電機工程學系在職專班

論文名稱

適用於生醫訊號的低功率數位濾波器設計
(Low Power Decimation Filter Design forBiomedical Signal)

相關論文

★ 應用於2.5G/5GBASE-T乙太網路傳收機之高成本效益迴音消除器	★ 應用於IEEE 802.3bp車用乙太網路之硬決定與軟決定里德所羅門解碼器架構與電路設計
★ 適用於 10GBASE-T 及 IEEE 802.3bz 之高速低密度同位元檢查碼解碼器設計與實現	★ 基於蛙跳演算法及穩定性準則之高成本效益迴音消除器設計
★ 運用改良型混合蛙跳演算法設計之近端串音干擾消除器	★ 運用改良粒子群最佳化演算法之近端串擾消除器電路設計
★ 應用於多兆元網速乙太網路接收機類比迴音消除器之最小均方演算法電路設計	★ 應用於數位視頻廣播系統之頻率合成器及3.1Ghz寬頻壓控震盪器
★ 地面數位電視廣播基頻接收器之載波同步設計	★ 適用於通訊系統之參數化數位訊號處理器核心
★ 以正交分頻多工系統之同步的高效能內插法技術	★ 正交分頻多工通訊中之盲目頻域等化器
★ 兆元位元率之平行化可適性決策回饋等化器設計與實作	★ 應用於數位視頻廣播系統中之自動增益放大器及接受端濾波器設計
★ OFDM Symbol Boundary Detection and Carrier Synchronization in DVB-T Baseband Receiver Design	★ 適用於億元位元率混合光纖與銅線之電信乙太接取網路技術系統之盲目等化器和時序同步電路設計

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

生物醫療晶片往往具有低功耗和低電壓的特性，因此才能達到可攜式、可植入的設計目的。本論文主旨在實現一個低功率數位濾波器設計，此數位濾波器可適用於生醫訊號處理之低電壓、低功耗、低面積的三角積分類比數位轉換器，將最占面積、最耗電的數位降頻濾波器加以改進，並成功的將其實現，以利於達成可攜式的生醫儀器之輕薄短小與維持電池長效性的要求。
可適用於生醫訊號處理之三角積分類比數位轉換器(ADC)的前級電路是採用三角積分調變器(SDM)，該SDM的晶片是採用TSMC 0.18μm 1P6M CMOS技術來實現。其訊號寬為10KHz，取樣頻率為2.56MHz，超取樣率(OSR)是128，而信號與訊號失真比(SNDR)可達到75.75dB，且高於10位元解析度。而後端電路為本篇論文所設計的數位降頻濾波器，採用三級不同階數的濾波器所串接組成。第一級CIC濾波器使用直接式(direct form)架構和多相位分解(polyphase decomposition)表示法，並於文中提出濾波器係數優化搜尋法，藉此搜尋法去找出最少的硬體使用資源。第二級的CIC補償濾波器和第三級的Half-Band濾波器，則是採用CSD (canonic signed digit)和Variable wordlength的設計方法，藉此有效的降低硬體面積和功率消耗。
本論文的數位濾波降頻器經由FPGA的硬體實現，其信號雜訊失真比(SNDR)為73.98dB，且高於10位元解析度。最後，使用TSMC 0.13μm的製程去進行晶片設計，在完成APR (auto placement & route)的設計步驟後，可以得到的晶片面積為0.46mm*mm，預估之功率消耗為339μW。

摘要(英)

Low power consumption and low power supply voltage are the basic requirements of biomedical chip, especially in portable and implementable biomedical systems. In the study, we would like to realize an efficient and low power consuming Sigma-Delta Analog/Digital converter. For the reason we need to improve the digital filter part, which is the mostly area-required and power-consumed part to satisfy portable and long battery lifetime requirements of biomedical instruments.
The previous stage of Sigma-Delta Analog/Digital converter is Sigma-Delta Modulator (SDM) with TSMC 0.18μm 1P6M CMOS technologies. The signal bandwidth is 10 KHz and its clock rate is 2.56 MHz i.e. the over-sampling ratio (OSR) is equal to 128. Besides, it can achieve 75.75dB signal-to-noise and distortion ratio (SNDR), and higher than 10 bits resolution. The digital back end is a decimator which is composed of three stages of FIR filter with different taps. The Polyphase decomposition and direct form implementation approaches are applied in the Cascaded Integrator-Comb (CIC) filter design to achieve low power target. Furthermore, the “search method for direct form implementation” is also proposed to minimize circuit area. The canonical signed digit (CSD), common sub-expression sharing (CSE) and Variable wordlength approaches are applied in the CIC compensation filter and Half-Band filter to achieve low power and minimize circuit area.
This design is implemented on Lattice FPGA evaluation board. It can achieve 73.98dB SNDR and 12 bits resolution. The proposed design was simulated with TSMC 0.13μm CMOS process. The power consumption is 339μW and chip area is 0.46mm*mm.

關鍵字(中)

★ 生醫訊號
★ 數位濾波器
★ 低功率

關鍵字(英)

★ Biomedical Signal
★ Low Power
★ Decimation Filter

論文目次

摘要 iv
Abstract v
誌謝 vi
目錄 vii
圖目錄 x
表目錄 xiii
第一章緒論 1
1-1前言 1
1-2 論文章節提要 3
第二章三角積分類比調變器之介紹 4
2-1 奈奎氏取樣定理 4
2-2 三角積分調變器原理介紹 6
2-2-1 量化誤差 6
2-2-2 超取樣技術 8
2-2-3 雜訊移頻 9
2-3 一階三角積分調變器 11
2-4 二階三角積分調變器 13
第三章低功率消耗之數位降頻濾波器設計 15
3-1有限脈衝響應濾波器 15
3-2 數位降頻濾波器 20
3-3 CIC濾波器 24
3-3-1 CIC濾波器的基本架構 24
3-3-2 單級CIC濾波器 26
3-3-3 多級CIC濾波器 28
3-4 CIC數位補償濾波器 29
3-5 Half-Band數位濾波器 30
3-6 數位降頻濾波器架構之選擇 32
3-7 低功耗數位降頻濾波器設計 35
3-7-1 低功耗CIC濾波器實現 35
3-7-1-1 Polyphase Decomposed Filter 36
3-7-1-2 濾波器係數優化 38
3-7-1-3 濾波器係數優化的搜尋法 44
3-7-2 低功耗補償濾波器與半帶濾波器實現 58
3-7-2-1 CSD編碼表示法 58
3-7-2-2可變字元長度濾波器係數 59
3-7-3 Matlab Simulation 66
第四章數位降頻濾波器硬體實現 68
4-1 FPGA開發平台說明 69
4-2 FPGA驗證 71
4-3 FPGA使用資源探討 72
第五章晶片設計流程 75
5-1 晶片設計流程說明 75
5-2 晶片設計流程實作與說明 76
5-3 晶片設計結果比較 79
第六章結論及未來展望 80
參考論文 81

參考文獻

[1] 戴邦傑，“Sigma-Delta Modulator for Biomedical Signal Processing”，國立中央大學,電機工程系碩士論文, 民國九十九年。
[2] S. R. Norsworthy, R. Schreier and G.C. Temes, Delta-Sigma Data Converters：Theory, Design, and Simulation, IEEE Press, 1997.
[3] E. B. Hogenauer, “An Economical Class of Digital Filters for Decimation and Interpolation”, IEEE Transactions Acoustics, Speech and Signal Processing, Vol. ASSP-29, No. 2, pp. 155-162, Apr. 1981.
[4] P. Steiner and W. Yang, “A Framework for Analysis of High-Order Sigma–Delta Modulators,” IEEE Trans. on Circuits and Systems-ii: Analog and Digital Signal Processing, Vol. 44, No. 1, Jan. 1997.
[5] R. Schreier and G. C. Temes, Understanding Delta-Sigma Data Converters, John Wiley and Sons, 2005.
[6] A. V. Oppenheim and R. W. Schafer, Discrete-Time Signal Processing, Prentic Hall, 2010.
[7] O. Gustafsson, K. Johansson, H. Johansson, and L. Wanhammar, “Implementation of Polyphase Decomposed FIR Filters for Interpolation and Decimation Using Multiple Constant Multiplication Techniques”, IEEE Asia Pacific Conference on Circuits and Systems, pp. 924-927, Dec. 2006.
[8] 陳志軒，“生醫訊號應用的高解析度和差調變器之低功率數位濾波器晶片設計”，長庚大學電子工程研究所，碩士論文，民國98年。
[9] R. E. Crochiere and L. R. Rabiner, Multirate Digital Signal Processing, Englewood Cliffs, NJ, Prentice-Hall, Englewood Cliffs, NJ, 1983.
[10] R.K. Singh, Richa, A. Katiyar, “Design and Implementation of CIC Based Decimation Filter for Improved Frequency Response”, Emerging Trends in Electronic and Photonic Devices & Systems, pp. 236-240, Dec. 2009.
[11] Hogenauer, Eugene. “An Economical Class of Digital Filters for Decimation and Interpolation”, IEEE Transactions on Acoustics, Speech and Signal Processing, Vol.ASSP-29, pp. 155-162, Apr. 1981.
[12] 廖浩凱，“Programmable Decimators and Interpolators for Sigma Delta A/D and D/A Converters”，國立中正大學電機工程研究所碩士論文，民國九十三年六月。
[13] 林弘益，“應用於生醫訊號之低功率數位降頻濾波器”，國立中央大學,電機工程系碩士論文，民國一百零一年。
[14] A. Gerosa and A. Neviani, “A Low-power Decimation Filter for A Sigma-Delta Convertor Based on A Power-Optimized Sinc Filter”, Circuits and Systems, 2004, ISCAS’04, Vol.2, pp. II-245-8, May 2004.
[15] H. Aboushady, Y. Dumonteix, M. -M. Louerat and H. Mehrez, “Efficient Polyphase Decomposition of Comb Decimation Filters in ΣΔ Analog-to-Digital Converters”, IEEE Trans. Circuits Syst. II, vol.48, Issue: 10, pp. 898-903, Oct. 2001.
[16] H. Aboushady, Y. Dumonteix, M. Louërat, and H. Mehrez, “CSD Representation for FIR Digital Filters”, IEEE Transactions on Circuits and Systems—ii: Analog and Digital Signal Processing, Vol. 48, No. 10, Oct. 2001.
[17] L. S. DeBrunner, V. DeBrunner, X. Hu, O. Demuynck and A. Swartztraub, “A Reduced-Space Half-Band Filter on An Actel FPGA”, Asilomar Conf on Signals, Systems, and Computers, Nov. 2001.
[18] 饒敬國，“應用於正交分頻多工通訊系統之多載波調變解調變器與多輸入輸出解碼器之設計與實現”，國立中央大學電機工程系，博士論文，民國九十九年。
[19] J. Lil, R. Lil, T. Yil, Z. Hong, B. Y. Liu, “VLSI Implementation of High-Speed Low Power Decimation Filter for LTE Sigma-delta A/D Converter Application”, ASIC (ASICON), 2011 IEEE 9th International Conference on, pp.453-456, Oct. 2011.
[20] C.Vinoth, V. S. Kanchana Bhaaskaran, B. Brindha, S. Sakthikumaran, V. Kavinilavu, B. Bhaskar, “A Novel Low Power and High Speed Wallace Tree Multiplier for RISC Processor”, ICECT, 2011 3rd International Conference on, Apr. 2011

指導教授

薛木添(Muh-Tian Shiue)

審核日期

2012-8-18

推文