| DC 欄位 |
值 |
語言 |
| DC.contributor | 機械工程學系 | zh_TW |
| DC.creator | 王永辰 | zh_TW |
| DC.creator | Yu-Tsin Wang | en_US |
| dc.date.accessioned | 2000-6-20T07:39:07Z | |
| dc.date.available | 2000-6-20T07:39:07Z | |
| dc.date.issued | 2000 | |
| dc.identifier.uri | http://ir.lib.ncu.edu.tw:444/thesis/view_etd.asp?URN=87323077 | |
| dc.contributor.department | 機械工程學系 | zh_TW |
| DC.description | 國立中央大學 | zh_TW |
| DC.description | National Central University | en_US |
| dc.description.abstract | 而要將產品的體積縮小，其中很關鍵的一項工作就是把各個零件的組裝體積縮小以及將各個零件做整合。現代的電子產品幾乎都由很多的晶片做各項功能的控制工作，但晶片並不是單獨存在，而是必須經由電路板來和其他的晶片做連結並對外做溝通，所以晶片和電路板的結合工作變得很重要。
近幾十年來各種晶片和電路板的接合技術有著多種的型態進展，從早期的將晶片先做包覆，再利用引腳與外界做連結（例如扁平封裝，Flat Package, FP）到後來的利用金屬球顆粒（例如球狀陣列，Ball Grid Array, BGA）來黏貼晶片，到最近將晶片翻轉（覆晶技術，Flip Chip, FC）用導電膠體將晶片貼在電路板上，都使得晶片封裝的體積不斷減小。因為體積的越趨細微化，其中的各種連接問題也越加嚴重，更加要求高度的準確性與製造過程的控制。
在製程中所使用的電路板扮演著晶片電路訊號與外界溝通的媒介，佈滿許多的線路，當線路越複雜時也就會以多層板的方式來製造電路板以容下日趨複雜繁多的電路線。就因為電路板採多層製造，厚度越厚其本身的剛性越強，在進行晶片接合過程中因為溫度的改變所以接合面會產生應力的變化，而電路板剛性的改變會對接合面應力產生影響，進而影響晶片接合的可靠度，因此適當的印刷電路板厚度是在封裝上要考慮的重要因素。本論文研究當晶片藉由非等向性導電膜（Anisotropic Conductive Film, ACF）黏貼於電路板上時，不同的電路板厚度對於接合面應力的影響、應力的分佈狀況並討論在不同腳數的晶片接合時所適合的電路板厚度。
利用有限元軟體ANSYS所做的應力分析顯示在目前使用的晶片厚度約200至400微米之間時，印刷電路板的厚度不宜超過晶片厚度的1.7倍，而越厚的晶片可使用的印刷電路板厚度倍數越小，約1.3倍。例如當使用晶片厚度為400微米時電路板厚度不宜超過400×1.3＝520微米。當超過此數值則在分析模擬出來的介面應力會快速大幅攀升，而可能使得晶片與電路板剝離開造成封裝整個破壞。在觀察接合區域的應力分佈狀況可以發現導電膜中的導電顆粒所承受的應力狀態類似BGA的錫球，會在導電顆粒的兩個接合面邊緣角落產生較高的應力分佈，這些位置是造成接合失敗的主要地方。
另外在不同腳數（即晶片和電路板接合面的訊號傳輸點數）的分析顯示當晶片與電路板的厚度固定時，其腳數增加使得晶片面積變大，並不會對接合面的應力分佈狀況有太大的改變，模擬出來的數值差異不大。取3個晶片厚度進行分析，分別在200、250和400微米時計算應力狀態。觀察最邊緣的接腳處區域應力分佈，在相同的晶片與電路板厚度條件下，改變接腳數所得的結果幾乎相同。當晶片固定在200微米，接腳數固定在900時，電路板厚度改變對介面應力造成的影響，與晶片固定在200微米，接腳數固定在1600，其電路板厚度改變對介面應力所造成的影響是相同的，即應力值的大小與變動的趨勢是一樣的。 | zh_TW |
| DC.subject | 非等向性導電膜 | zh_TW |
| DC.subject | 覆晶 | zh_TW |
| DC.subject | 封裝 | zh_TW |
| DC.title | 以非等向性導電膜做覆晶接合的介面應力分析 | zh_TW |
| dc.language.iso | zh-TW | zh-TW |
| DC.type | 博碩士論文 | zh_TW |
| DC.type | thesis | en_US |
| DC.publisher | National Central University | en_US |