利用元件庫資訊估測閘級階層設計的電流波形之研究

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：21

、訪客IP：3.146.152.147

姓名

林士哲(Shr-Je Lin) 查詢紙本館藏

畢業系所

電機工程學系

論文名稱

利用元件庫資訊估測閘級階層設計的電流波形之研究
(On Current Waveform Estimation of Gate Level Designs Using Cell Library Information)

相關論文

★ 運算放大器之自動化設計流程及行為模型研究	★ 高速序列傳輸之量測技術
★ 使用低增益寬頻率調整範圍壓控震盪器之1.25-GHz八相位鎖相迴路	★ 類神經網路應用於高階功率模型之研究
★ 使用SystemC語言建立IEEE 802.3 MAC 行為模組之研究	★ 以回填法建立鎖相迴路之行為模型的研究
★ 高速傳輸連結網路的分析和模擬	★ 一個以取樣方式提供可程式化邏輯陣列功能除錯所需之完全觀察度的方法
★ 抑制同步切換雜訊之高速傳輸器	★ 以行為模型建立鎖相迴路之非理想現象的研究
★ 遞迴式類神經網路應用於序向電路之高階功率模型的研究	★ 用於命題驗証方式的除錯協助技術之研究
★ Verilog-A語言的涵蓋率量測之研究	★ 利用類神經模型來估計電源線的電流波形之研究
★ 5.2GHz CMOS射頻接收器前端電路設計	★ 適用於OC-192收發機之頻率合成器和時脈與資料回復電路

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

目前高階電流模型這個研究方向開始受到重視，因為一旦可以快速的估計出電流的大小及變化情況，應用在電路設計中，將可用來估算電路中雜訊的大小，像是IR-drop，或是SSN (simultaneous switch noise)效應；這些會影響電路的效能或功能的雜訊，都可藉由電流的估計，來估算雜訊的大小。另外，對於power line的大小及佈局等等，都有很大的幫助。
在現今SOC(system-on-chip)時代，隨著電路的複雜度增加，模擬所花費的時間也隨著增加，為了加快模擬速度，必須把模擬的階層往上提高，為了同時確保一定的精準度與速度，因此選擇操作在閘極階層(gate-level)來做模擬。本篇論文提出一個新的想法，利用一些簡單的MOS特性，並經由現有的元件庫資訊，經過簡單運算就能準確的估計出電流波形。
而此論文的最終目標，想把此想法應用到現今現有的一些模擬軟體，因為此方法所需的資料，皆可由元件庫的資訊中取得，只需要外掛一些搜尋與計算的程式即可，不必耗費相當冗長的時間來跑SPICE的模擬，就可快速的從閘級模擬中獲得雜訊資料，這將會是個非常簡單且實用的方法。

關鍵字(中)

★ 閘級階層
★ 元件庫資訊
★ 電流波形

關鍵字(英)

★ gate level
★ cell library
★ current waveform

論文目次

1. 序論 7
1.1. 研究動機 7
1.2. 論文整體組織 11
2. 相關背景與知識 12
2.1. 數位CMOS電路的電流 12
2.2. 現有的一些電流估測方法 14
2.3. 元件庫(cell library)格式 16
2.4. 現有的模擬工具(Prime Power) 18
3. 新的閘級階層電流模型 20
3.1. 簡介 20
3.2. 重建真實電壓波形 21
3.3充電之電流波形 23
3.2.1. 底的寬度(充電) 23
3.2.2. 電流最大值的位置 (充電) 25
3.2.2.1. 最大電流值 (充電) 28
3.3. 放電之電流波形 31
3.3.1. 底的寬度 (放電) 31
3.3.2. 電流最大值的位置 (放電) 33
3.3.3. 最大電流值 (放電) 36
3.4. 複雜邏輯閘之處理 40
3.6. 兩個閘以上的電流波形 49
4. 實驗結果 51
4.1 兩個閘以上的電流波形 51
5. 結論 59

參考文獻

[1] R. Burch, F. Najm, P. Yang, and I. Hajj, “Pattern independent current
estimation for reliability analysis of CMOS circuits,” in Proc. Design
Automat. Conf., 1988.
[2] H. Kriplani, F. N. Najm, and I. N. Hajj, “Pattern independent maximum
current estimation in power and ground buses of CMOS VLSI circuits:
Algorithms, signal correlations, and their resolution,” IEEE Trans.
Computer-Aided Design, vol. 14, 2, Aug. 1995.
[3] A. Nabavi-Lishi and N. C. Rumin, “Inverter models of CMOS gates
for supply current and delay evaluation,” IEEE Trans. Computer-Aided
Design, vol. 13, Oct. 1994.
[4] A. Chatzigeorgiou, S. Nikolaidis, and I. Tsoukalas, “A modeling technique
for CMOS gates,” IEEE Trans. Computer-Aided Design, vol. 18, May 1999.
[5]Acar, E.; Arunachalam, R.; Nassif, S.R” Predicting short circuit power from timing models”, Design Automation Conference, 2003. Proceedings of the ASP-DAC 2003.
[6] Jyh Herng Wang; Jeng Ten Fan; Wu Shiung Feng” A novel current model for CMOS gates” Circuits and Systems, 1992. ISCAS '92. Proceedings., 1992 IEEE International Symposium on Vol. 5, 3-6 May 1992 vol.5
[7] Boliolo, A.; Benini, L.; de Micheli, G.; Ricco, B.;” Gate-level power and current simulation of CMOS integrated circuits” IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 5, Dec. 1997.
Hamoui, A.A.; Rumin, N.C.;” An analytical model for current, delay, and power analysis of submicron CMOS logic circuits”, IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing, Vol. 47, Oct. 2000.
[9] van Heijningen, M.; Badaroglu, M.; Donnay, S.; Engels, M.; Bolsens, I.;” High-level simulation of substrate noise generation including power supply noise coupling” Design Automation Conference, 2000. Proceedings 2000. 37th
June 5-9, 2000.
[10] Yi-Fang Chiu, ”PrimePower Overview”,ITRI/STC.

指導教授

劉建男(Chien-Nan Liu)

審核日期

2005-7-21

推文