二維半導體元件功率與溫度分佈之模擬

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：29

、訪客IP：3.137.164.24

姓名

應子翔(Tzu-Hsiang Ying) 查詢紙本館藏

畢業系所

電機工程學系

論文名稱

二維半導體元件功率與溫度分佈之模擬
(Power and Temperature Distributionby 2-D Semiconductor Device Simulation)

相關論文

★ 表面電漿共振效應於光奈米元件之數值研究	★ 金氧半電容元件的暫態模擬之數值量測
★ 雙載子電晶體在一維和二維空間上模擬的比較	★ 改善後的階層化不完全LU法及其在二維半導體元件模擬上的應用
★ 一維雙載子接面電晶體數值模擬之驗證及其在元件與電路混階模擬之應用	★ 階層化不完全LU法及其在準靜態金氧半場效電晶體電容模擬上的應用
★ 探討分離式簡化電路模型在半導體元件模擬上的效益	★ 撞擊游離的等效電路模型與其在半導體元件模擬上之應用
★ 二維半導體元件模擬的電流和電場分析	★ 三維半導體元件模擬器之開發及SOI MOSFET特性分析
★ 元件分割法及其在二維互補式金氧半導體元件之模擬	★ 含改良型L-ILU解法器及PDM電路表述之二維及三維元件數值模擬器之開發
★ 含費米積分之高效率載子解析模型及其在元件模擬上的應用	★ 量子力學等效電路模型之建立及其對元件模擬之探討
★ 適用於二維及三維半導體元件模擬的可調變式元件切割法	★ 整合式的混階模擬器之開發及其在振盪電路上的應用

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

摘要
在本篇論文中，我們使用Poisson’s equation 以及 electron continuity equation
和hole continuity equation設計出包含一維及二維的等效電路模型。藉由此等效電路模型所建構的模擬器，可幫助我們探討元件內部載子復合(recombination)的情形，並將其應用在各式元件內部功率分佈(power distribution)的討論，以及探究隨著功率消耗(power dissipation)而來的熱效應。我們以各式半導體元件為論文的核心，首先是一維及二維的二極體(diode)，探討基本位勢曲線及其功率分佈狀況，
並討論在不同摻雜情況下其功率分佈的差異。功率分佈對於半導體元件分析及設
計上，扮演著相當重要的角色。因此，在與二維二極體相同的基礎上，我們也探
討了BJT(Bipolar Junction Transistor )，觀察其在不同偏壓大小及調整摻雜的情況
下功率分佈的差異。最後，由於載子復合產生的功率會發生消耗的情況，使得元
件內部溫度提高，我們利用二維等效電路模型模擬出以功率作為熱源，觀察元件內部發燙生熱的情況，探討各式不同元件在導通時溫度的分佈情況，可作為元件可靠度的參考。

摘要(英)

Abstract
In this paper, we use Poisson’s equation and continuity equations to design the 1-D and 2-D device simulators. The device simulator can help us to simulate the carrier recombination of the device and discuss power distribution in the device. It also can be used to study heat effect by power dissipation. First, we study potential and power distribution. We also discuss the power distribution in a pn diode with different doping. Power distribution plays an important role in device design. Therefore, based on 2-D PN junction , we observe BJT’s power distribution in different bias and doping. Finally, because power dissipation increase the temperature in device, we use 2-D temperature simulator to simulate temperature distribution in 2-D devices. This simulator can be a useful tool for 2-D device analysis.

關鍵字(中)

★ 功率分佈
★ 溫度分佈

關鍵字(英)

★ power distribution
★ temperature distribution

論文目次

目錄
1.簡介 1
2.1-D與2-D二極體功率分佈模擬 3
2.1一維等效電路模型 3
2.2 1-D PN junction 功率分佈模擬及討論 7
2.2.1 順向偏壓下1-D PN junction 功率分佈模擬 7
2.2.2 逆向偏壓下1-D PN junction 功率分佈模擬 12
2.3 二維等效電路模型 13
2.4 二維pn diode模擬與功率分佈探討 18
2.4.1 順向偏壓下2-D PN junction 功率分佈模擬 18
2.4.2 逆向偏壓下2-D PN junction 功率分佈模擬 21
3.BJT功率分佈分析模擬與探討 23
3.1 如何設計一高效能之BJT 23
3.2 BJT功率分佈模擬 25
4.元件溫度分佈模擬 30
4.1 熱傳導方程式分析與其等效電路模型 30
4.2 1-D與2-D PN junction溫度分佈模擬 33
4.2.1 1-D PN junction溫度分佈模擬 33
4.2.2 2-D PN junction溫度分佈模擬 35
4.3 BJT溫度分佈模擬 38
5.結論 41
Reference 43

參考文獻

Reference
[1] C. C. Chang, S. J. Li, and Y. T. Tsai, “Device-partition method using Equivalent Circuit Model in Two-dimensional Device Simulation,” International Journal of Numerical Modelling, vol. 18, pp. 203- 219, 2005.
[2] Y. T. Tsai, C. Y. Lee, and M. K. Tsai “Levelized incomplete LU method and its application to semiconductor device simulation,” Solid-state Electronics, Vol. 44, pp. 1069-1075, 2000.
[3] C. C. Chang, J. F. Dai, and Y. T. Tsai, “Verification of 1D BJT numerical simulation and its application to mixed-level device and circuit simulation, “ International Journal of Numerical modeling: Electronic Networks, Devices, and Fields, vol. 16, pp. 81-94, 2003.
[4] J. F. Dai, C. C. Chang, and Y. T. Tsai, “Further improvements in equivalent-circuit model with levelized incomplete LU factorization for mixed-level semiconductor device and circuit simulation, “Solid-state Electronics, vol. 48, pp.1181-1188, 2004.
[5] J. F. Dai, C. C. Chang, J. W. Lee, S. J. Li, and Y. T. Tsai, “Simplified equivalent-circuit modeling for decoupled and partial decoupled methods in semiconductor device simulation, “International Journal of Numerical modeling: Electronic Networks, Devices, and Fields, vol. 17, pp. 421-432, 2004.
[6] A. Schutz, S. Selberherr, and H. W. Potzl, “ A two-dimensional model of the avalanche effect in MOS transistors,” Solid-state Electronics, vol. 25, pp.177-183, 1982.
[7] C. C. Chang, S. J. Li, and Y. T. Tsai, “An Equivalent-circuit Modeling on Vertical and Horizontal Integrations for MOS Flat-band Voltage Simulation,” International Journal of Numerical Modelling , vol. 19, pp. 289- 300, 2006.
[8]D.A. Neamen, “Semiconductor Physics and Devices”, Chapter8, McGRAW-HILL,2003.
[9] A. S. Sedra/K. C. Smith, “MICROELECTRONIC CIRCUITS”, Chapter 5,Oxford University Press,2004.
[10] 出自:http://www.iue.tuwien.ac.at/phd/grasser/node34.html

指導教授

蔡曜聰(Yao-Tsung Tsai)

審核日期

2009-6-30

推文