以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：11

、訪客IP：3.140.196.5

姓名	王君正(Jun-Zheng Wang)  查詢紙本館藏	畢業系所	電機工程學系
論文名稱	曲率效應與基體偏壓對半導體元件崩潰之探討 (Curvature Effect and Back Gate Bias Effect on Semiconductor Device Breakdown Simulation)
相關論文	★ 表面電漿共振效應於光奈米元件之數值研究 ★ 金氧半電容元件的暫態模擬之數值量測 ★ 雙載子電晶體在一維和二維空間上模擬的比較 ★ 改善後的階層化不完全LU法及其在二維半導體元件模擬上的應用 ★ 一維雙載子接面電晶體數值模擬之驗證及其在元件與電路混階模擬之應用 ★ 階層化不完全LU法及其在準靜態金氧半場效電晶體電容模擬上的應用 ★ 探討分離式簡化電路模型在半導體元件模擬上的效益 ★ 撞擊游離的等效電路模型與其在半導體元件模擬上之應用 ★ 二維半導體元件模擬的電流和電場分析 ★ 三維半導體元件模擬器之開發及SOI MOSFET特性分析 ★ 元件分割法及其在二維互補式金氧半導體元件之模擬 ★ 含改良型L-ILU解法器及PDM電路表述之二維及三維元件數值模擬器之開發 ★ 含費米積分之高效率載子解析模型及其在元件模擬上的應用 ★ 量子力學等效電路模型之建立及其對元件模擬之探討 ★ 適用於二維及三維半導體元件模擬的可調變式元件切割法 ★ 整合式的混階模擬器之開發及其在振盪電路上的應用
檔案	[Endnote RIS 格式]    [Bibtex 格式]    [相關文章]   [文章引用]   [完整記錄]   [館藏目錄]   [檢視]  [下載] 本電子論文使用權限為同意立即開放。 已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。 請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。
摘要(中)	在這篇論文中，我們使用包含衝撞游離之二維元件模擬器，研究半導體元件內部載子雪崩崩潰之情形。首先，我們使用負載線解決因雪崩崩潰產生之電流急遽增加所造成的程式負擔。接著，為了了解二維數值方塊模擬與實作上不同，所造成之元件崩潰電壓差異，我們設計2-D不同之曲率接面元件進行模擬比較。製造元件時的退火步驟造成不同的擴散參雜區，其影響崩潰電壓值也一併進行探討。最後，基體偏壓一直都視為可以控制元件的一端，進而影響元件崩潰電壓。我們利用SOI PiN二極體元件，進行基體偏壓之模擬。進一步分析改變其崩潰電壓之原因，並加入一層未參雜之元件結構，使之不易受基體偏壓變動之影響。
摘要(英)	In this paper, we design a 2-D device simulator which includes the impact-ionization model to simulate the avalanche breakdown. First, we use load line technique to solve the numerical problem due to the rapid breakdown current. Second, for studying the curvature effect on breakdown, we design a 2-D doping region to represent the 2-D curve junction with many small squares in numerical simulation. We compare the breakdown voltage with different curvature devices. Finally, the breakdown voltage in SOI PiN diode can be changed by the back-gate bias. We use 2-D SOI PiN diode to analyze the back-gate bias effect, and insert an un-doped layer to eliminate the back-gate bias effect.
關鍵字(中)	★ 雪崩崩潰 ★ 基體偏壓 ★ 曲率效應	關鍵字(英)	★ curvature effect ★ back gate bias effect ★ avalanche breakdown
論文目次	目 錄 摘 要 I Abstract II 目 錄 III 圖目錄 IV 1.簡介 1 2.二維元件模擬架構及方式 3 2.1 二維等效電路及衝撞游離模擬電路 3 2.2 急遽變化電流模擬的方式 9 2.2.1 調整片段線性函數 9 2.2.2 牛頓法近似解 11 2.3 負載線對於電流模擬的重要性 12 3.曲率效應與崩潰電壓之模擬 15 3.1 曲率之定義與模擬方式 15 3.2 垂直與弧形之PN二極體比較 19 3.3 不同擴散範圍之PN二極體比較 24 3.3.1 曲率電場推導 24 3.3.2 不同擴散範圍之PN二極體模擬 26 4.側向式SOI PiN二極體基體偏壓特性及其改進 29 4.1 元件基本結構與模擬方式 29 4.2 元件於基體偏壓下的崩潰特性分析 32 4.2.1 二極體區 32 4.2.2 MOS-C之空乏區 34 4.2.3 MOS-C之強反轉區 37 4.3 元件基體負偏壓影響之改善 41 5.結 論 44 References 46
參考文獻	References [1] M. Shur, “ Introduction to Electronic Devices,” Chapter 3, John Wiley & Sons Inc.,1996. [2] E. S. Yang, “Microelectronic Devices,” Chapter 5, McGraw-Hill, 1988. [3] S. Selberherr, “ Analysis and Simulation of Semiconductor Devices,” Chapter 4, Springer-Verlag Wien, 1984. [4] Neamen, “Electronic Circuit Analysis and Design,” Chapter1, McGraw-Hill, 2nd edition, 2001 [5] D. M. Bressoud, “Appendix to A Radical Approcch to Real Analysis,” 2nd edition, 2006 [6] Robert L. Boylestad, Louis Nashelsky, “Electronic Devices and Circuit Theory,” Chapter 2, Prentice Hall, 9 edition, 2005 [7] V.I. Smirnov, “A Course of Higher Mathematics”, Chapter 5, Oxford New York, 1964 [8] D. V. Speeney, G. P. Carey, “Experimental Study of The Effect of Junction Curvature on Breakdown Voltage in Si,” Solid State Electronics, Vol 10, p177-182, 1967. [9] S. M. Sze, G. Gibbons, “Effect of Junction Curvature on Breakdown Voltage in Semiconductors,” Solid State Electronics, Vol 9, p831-845, 1966. [10] S. M. Sze, “Semiconductor Device: Physics and Technology,” Chapter 3, Wiley & Sons Inc., 1985. [11] S. Merchant, E. Arnold ,H. Baumagart, S. Mukherjee, H. Pein, R.Pinker, “Power Semiconductor Devices and IC’s,” IEEE Int, 1991.
指導教授	蔡曜聰(Yao-Tsung Tsai)	審核日期	2009-6-24
推文	facebook   plurk   twitter   funp   google   live   udn   HD   myshare   reddit   netvibes   friend   youpush   delicious   baidu
網路書籤	Google bookmarks   del.icio.us   hemidemi   myshare