English  |  正體中文  |  简体中文  |  Items with full text/Total items : 70548/70548 (100%)
Visitors : 23161764      Online Users : 185
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
Scope Tips:
  • please add "double quotation mark" for query phrases to get precise results
  • please goto advance search for comprehansive author search
  • Adv. Search
    HomeLoginUploadHelpAboutAdminister Goto mobile version


    Please use this identifier to cite or link to this item: http://ir.lib.ncu.edu.tw/handle/987654321/25243


    Title: 混合信號積體電路與電腦輔助設計---子計畫三:使用縮小元件之低電壓類比線路技術;Low Voltage Analog Circuit Design Technique Using Scaled BJT/CMOS
    Authors: 汪重光
    Contributors: 電機工程研究所
    Keywords: 類比電路;電腦輔助設計;雙極性接面電晶體;互補式全氧半導體;運算放大器;低電壓;Analog circuits;CAD;Bipolar junction transistors;CMOS;Operationalamplifier;Low voltage;電子電機工程類
    Date: 1994-07-01
    Issue Date: 2010-05-28 10:25:11 (UTC+8)
    Publisher: 行政院國家科學委員會
    Abstract: 本計畫將使用縮小元件,探討以低電壓操作 之類比電路設計技術及架構,擬研究□模擬和 布局(Layout)高速率通報VLSI系統中,線性及非線 性的關鍵組件.在第一年中,主要評估使用縮小 元件及以低電壓操作時,對類比線路效能之限 制,並以操作放大器為先導,研究線路及架構設 計技術以克服這些限制.以第一年之研究成果, 第二年□第三年將針對類比前級放大器,(如濾 波器),和時序補償線路(如電壓控制振盪器)之 低電壓設計技術,做更進一步之探討.研究期間:8208 ~ 8307
    Relation: 財團法人國家實驗研究院科技政策研究與資訊中心
    Appears in Collections:[電機工程研究所] 研究計畫

    Files in This Item:

    File Description SizeFormat
    index.html0KbHTML438View/Open


    All items in NCUIR are protected by copyright, with all rights reserved.

    社群 sharing

    ::: Copyright National Central University. | 國立中央大學圖書館版權所有 | 收藏本站 | 設為首頁 | 最佳瀏覽畫面: 1024*768 | 建站日期:8-24-2009 :::
    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - Feedback  - 隱私權政策聲明