Design and analysis of digital data recovery circuits using oversampling

NCU Institutional Repository > 資訊電機學院 > 電機工程研究所 > 期刊論文 > Item 987654321/32021

請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/32021

題名:	Design and analysis of digital data recovery circuits using oversampling
作者:	Jou,S.-J.;Lin,C.-H.;Chen,Y.-H.;Li,Z.-H.
貢獻者:	電機工程研究所
關鍵詞:	SERIAL LINK;CLOCK/DATA RECOVERY;CMOS;TRANSCEIVER
日期:	2007
上傳時間:	2010-07-06 18:16:43 (UTC+8)
出版者:	中央大學
摘要:	A performance evaluation and circuit architecture for all-digital data recovery using an oversampling method is proposed. The architecture is very regular and hence very suitable for standard-cell implementation flow. Due to its feedforward architecture,
關聯:	IET CIRCUITS DEVICES & SYSTEMS
顯示於類別:	[電機工程研究所] 期刊論文

文件中的檔案:

檔案	描述	大小	格式	瀏覽次數
index.html		0Kb	HTML	298	檢視/開啟

在NCUIR中所有的資料項目都受到原著作權保護.

社群 sharing