A hierarchical test methodology for systems on chip

NCU Institutional Repository > 資訊電機學院 > 電機工程研究所 > 期刊論文 > Item 987654321/32515

請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/32515

題名:	A hierarchical test methodology for systems on chip
作者:	Li,JF;Huang,HJ;Chen,JB;Su,CP;Wu,CW;Cheng,C;Chen,SI;Hwang,CY;Lin,HP
貢獻者:	電機工程研究所
關鍵詞:	DESIGN
日期:	2002
上傳時間:	2010-07-06 18:30:25 (UTC+8)
出版者:	中央大學
摘要:	Integrating reusable cores from multiple sources is essential in system-on-a-chip design. The authors present a hierarchical methodology for testing these cores and the integrated system chip.
關聯:	IEEE MICRO
顯示於類別:	[電機工程研究所] 期刊論文

文件中的檔案:

檔案	描述	大小	格式	瀏覽次數
index.html		0Kb	HTML	363	檢視/開啟

在NCUIR中所有的資料項目都受到原著作權保護.

社群 sharing