以系統晶片技術實現數位電視廣播接收器並建立其設計平台-子計畫三：正交分頻多工接收機之FFT、可調適等化器與子通道間干擾消除器之VLSI整合架構研究與硬體實現(II); Subproject 3: Integrated VLSI Architecture Design and Implementation for FFT, Adaptive Equalizer and ICI Canceller of OFDM Receiver(II)

NCU Institutional Repository > 資訊電機學院 > 電機工程研究所 > 研究計畫 > Item 987654321/43159

請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/43159

題名:	以系統晶片技術實現數位電視廣播接收器並建立其設計平台-子計畫三：正交分頻多工接收機之FFT、可調適等化器與子通道間干擾消除器之VLSI整合架構研究與硬體實現(II);Subproject 3: Integrated VLSI Architecture Design and Implementation for FFT, Adaptive Equalizer and ICI Canceller of OFDM Receiver(II)
作者:	薛木添
貢獻者:	電機工程研究所
關鍵詞:	電子電機工程類;電信工程
日期:	2006-07-01
上傳時間:	2010-12-06 16:33:01 (UTC+8)
出版者:	行政院國家科學委員會
摘要:	研究期間：9408 ~ 9507
關聯:	財團法人國家實驗研究院科技政策研究與資訊中心
顯示於類別:	[電機工程研究所] 研究計畫

文件中的檔案:

檔案	描述	大小	格式	瀏覽次數
index.html		0Kb	HTML	676	檢視/開啟

在NCUIR中所有的資料項目都受到原著作權保護.

社群 sharing