中大機構典藏-NCU Institutional Repository-提供博碩士論文、考古題、期刊論文、研究計畫等下載:Item 987654321/61852
English  |  正體中文  |  简体中文  |  全文笔数/总笔数 : 80990/80990 (100%)
造访人次 : 40299731      在线人数 : 413
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜寻范围 查询小技巧:
  • 您可在西文检索词汇前后加上"双引号",以获取较精准的检索结果
  • 若欲以作者姓名搜寻,建议至进阶搜寻限定作者字段,可获得较完整数据
  • 进阶搜寻


    jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/61852


    题名: 具數位頻帶選擇器和可適性相位頻率偵測器之快速鎖定鎖相迴路;A Fast-locking Phase-locked Loop with a Digital Band Selector and an Adaptive Phase Frequency Detector
    作者: 李柏逸;Li,Po-Yi
    贡献者: 電機工程學系
    关键词: 快速鎖定鎖相迴路;電流匹配;雙路徑技巧;頻帶上加速機制;頻帶選擇器;可適性相位頻率偵測器;Fast locking PLL;Current match;Dual path;Intra-band speedup;Band selector;Adaptive PFD
    日期: 2013-11-29
    上传时间: 2014-02-13 17:52:44 (UTC+8)
    出版者: 國立中央大學
    摘要: 本論文實現了一個快速鎖定的鎖相迴路,在不使用電感的狀況下,使用四級雙端延
    遲元件組成之震盪器能提供八個相位震盪頻率為5 GHz的輸出訊號。整體電路架構採用了多頻帶的電壓控制震盪器來降低KVCO,並利用頻帶選擇器決定出合適的頻帶。為了加速頻帶上的追鎖過程則使用了可適性相位頻率偵測器,使控制電壓能較為迅捷地改變,藉此快速消弭相位差,達到快速鎖定的效果。
    本論文實現之具數位頻帶選擇器和可適性相位頻率偵測器之快速鎖定鎖相迴路使
    用TSMC 90 nm(TN90GUTM) 1P9M 製程來實現,電路操作電壓為1 V。鎖相迴路的輸入參考時脈為50 MHz,輸出頻率鎖定在5 GHz,鎖定時輸出時脈抖動量為10.3 ps(pk-pk)。鎖定時間為1.6 us,功率消耗為10.1 mW,晶片面積為924.58 924.58 um2,核心電路部分面積則為236.23313.54 um2。
    In this thesis, a fast locking PLL is proposed. Its oscillator is composed of 4-stage differential delay cells and can output 8 phase, 5 GHz clock signals without using inductors.The oscillator adopts multi-band architecture to lower the gain of the voltage controlled oscillator, KVCO, and the band selector picks out the adequate band to lock in. The adaptive phase frequency detector speed up the intra-band tracking so that the control voltage(VC)could vary agilely and the phase difference could be eliminated rapidly.
    This study was implemented by TSMC 90 nm(TN90GUTM) 1P9M process with 1 V supply voltage. A 50 MHz clock is used to be input reference clock of PLL, and the output frequency is 5 GHz. The period jitter of output frequency is 10.3 ps(pk-pk). The locking time of the proposed PLL is 1.6 us at 5 GHz and the power consumption of the PLL is 10.1 mW.
    The chip area is 924.58 924.58 um2 and the core area is 236.23 x 313.54 um2.
    显示于类别:[電機工程研究所] 博碩士論文

    文件中的档案:

    档案 描述 大小格式浏览次数
    index.html0KbHTML758检视/开启


    在NCUIR中所有的数据项都受到原著作权保护.

    社群 sharing

    ::: Copyright National Central University. | 國立中央大學圖書館版權所有 | 收藏本站 | 設為首頁 | 最佳瀏覽畫面: 1024*768 | 建站日期:8-24-2009 :::
    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 隱私權政策聲明