English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 78818/78818 (100%)
造訪人次 : 34984587      線上人數 : 768
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 查詢小技巧:
  • 您可在西文檢索詞彙前後加上"雙引號",以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋,建議至進階搜尋限定作者欄位,可獲得較完整資料
  • 進階搜尋


    請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/65814


    題名: 矽基板氮化鎵電晶體閘極佈局研究;The study of layout design in GaN HEMTs on Si substrate
    作者: 陳政欣;Chen,Cheng-hsin
    貢獻者: 電機工程學系
    關鍵詞: 元件佈局;氮化鎵;device layout;GaN
    日期: 2014-08-19
    上傳時間: 2014-10-15 17:10:56 (UTC+8)
    出版者: 國立中央大學
    摘要: 本論文主要針對在低阻值矽(111)基板上進行氮化鋁鎵/氮化鎵電晶體製作與研究,並使用新的閘極佈局方式來提升汲極電流,以降低晶片成本。而電晶體製作採用離子佈植(Ion Implant)作為元件隔絕。
    論文中,當元件的汲極到源極距離為9 µm,閘極長度為2 µm寬度為104 µm的元件上,單閘極佈局元件的特性為IDSS = 762.7mA/mm, VTH = -7.4 V,而矩陣型佈局元件可以比單閘極佈局元件在相同的元件主動區面積下,得到汲極電流的提升,大約87%的增加量。若在導通電流同約為140 mA時,矩陣型佈局元件可以比單閘極佈局元件在元件主動區結節省約45%的面積。最後,深入探討單閘極元件與矩陣型布局元件間電容與熱阻特性之變化。
    ;Two kinds of AlGaN/GaN HEMTs with different device layouts were fabricated and compared. A new matrix layout is proposed to reduce device active area while keeping drain current capability. Compared to device with single finger layout and similar drain current (IDSS = 140 mA), device with matrix layout saves 45% active area. When both of them have the same active area, device with new matrix layout can achieve 1.87 times higher IDSS than device with single finger layout. Finally, the gate capacitances and the thermal resistance of devices with new matrix layout and single finger layout are discussed.
    顯示於類別:[電機工程研究所] 博碩士論文

    文件中的檔案:

    檔案 描述 大小格式瀏覽次數
    index.html0KbHTML352檢視/開啟


    在NCUIR中所有的資料項目都受到原著作權保護.

    社群 sharing

    ::: Copyright National Central University. | 國立中央大學圖書館版權所有 | 收藏本站 | 設為首頁 | 最佳瀏覽畫面: 1024*768 | 建站日期:8-24-2009 :::
    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 隱私權政策聲明