CMOS無線通訊接收端模組之設計與實現

NCUIR > College of Electrical Engineering & Computer Science > Graduate Institute of Electrical Engineering > Electronic Thesis & Dissertation > Item 987654321/9097

Please use this identifier to cite or link to this item: http://ir.lib.ncu.edu.tw/handle/987654321/9097

Title:	CMOS無線通訊接收端模組之設計與實現
Authors:	溫清華;Xin-Huang Wen
Contributors:	電機工程研究所
Keywords:	直接降頻;接收端;無線傳輸;CMOS;receiver;homodyne
Date:	2001-06-20
Issue Date:	2009-09-22 11:41:03 (UTC+8)
Publisher:	國立中央大學圖書館
Abstract:	隨著新世紀的到來，無線通訊產品帶給人們更方便、舒適的環境，但似乎沒有人能知道在HomeRF、Bluetooth和WLAN規格中誰是下一波無線區域網路的主流，然而由於CMOS製程上的快速進步，傳統射頻接收端前級電路中，所使用的主動元件版圖，也起了相當不同的變化，由傳統高成本的砷化鎵(GaAs)、雙極性二極體(BJT)和BiCMOS，逐漸演化到使用CMOS元件，這樣不但降低了製作上的成本，而且加速系統整合的可能性。為了獲得較佳的系統表現，在本論文中不同的接收器架構將被討論，而相較於傳統的超外插式的接收器架構而言，直接降頻電路擁有極佳的積體化能力、較低的製作成本及較佳的抗映像能力。且由於WLAN利用了訊號的展頻技術，選擇以直接降頻的接收器架構是相當適合的。強大的電路設計軟體不但使產品上市的時間縮短，同時提供了電路設計者，當電路實際應用於真實世界時的觀念，我們將藉由ADS中系統層次(system level)和電路層次(circuit level)上的整合，使我們對真實訊號上的處理更有概念。傳統上，在高頻電路的設計上，由於矽基板的高損耗缺，高頻操作時的寄生效應是不可忽略的，故在此次的電路設計上使用035的MOS高頻大訊模型，用以減小設計和實際量測間的誤差，並將在本論文中將討論低雜訊放大器、主動式平衡器、混波器和壓控振盪器的設計，並以這些電路完成直接降頻接收器。
Appears in Collections:	[Graduate Institute of Electrical Engineering] Electronic Thesis & Dissertation

Files in This Item:

File	Size	Format

社群 sharing

Loading...