English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 63753/63753 (100%)
造訪人次 : 18837544      線上人數 : 215
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 查詢小技巧:
  • 您可在西文檢索詞彙前後加上"雙引號",以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋,建議至進階搜尋限定作者欄位,可獲得較完整資料
  • 進階搜尋


    請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/9596


    題名: 以回填法建立鎖相迴路之行為模型的研究;On Back Annotation Process for the Behavioral Model of PLL Circuits
    作者: 黃清吉;Ching-Ji Huang
    貢獻者: 電機工程研究所
    關鍵詞: 行為模型;鎖相廻路;PLL;behavioral model;back annotation
    日期: 2003-07-07
    上傳時間: 2009-09-22 11:51:20 (UTC+8)
    出版者: 國立中央大學圖書館
    摘要: 在SoC(system-on-chip)的時代,混合訊號電路將是IC設計的趨勢。隨著電路設計複雜度的增加,模擬所花費的時間也隨著增加,尤其是在混合電路的模擬上。若要減少電路設計時所花費的時間,則模擬的時間必須要加快。在傳統的電晶體層級(transistor level)上模擬,會因為數位電路的複雜度太高,所以無法有效的提昇模擬速度,因此提昇抽象層次將是主要的方法。從前混合訊號電路在共同模擬(co-simulation)上主要的瓶頸在於Spice無法在行為層級(behavioral level)上模擬。目前可以使用Verilog-A來描寫類比電路的行為模型(behavioral model),因此混合電路的模擬提升到行為層級,模擬的時間將大幅的減少。Verilog-A行為模型是利用一連串的數學式子來描寫電路的行為模式,也因此模型內的參數值將影響行為模型的準確度。在此篇論文我們使用鎖相迴路當作研究的電路,並建立了一套標準的參數粹取流程,可以利用鎖相迴路的開迴路轉換函數,找出我們所需要的參數值,使我們的行為模型所模擬出來之波形與Spice的模擬波形很相似,並可以適用於各式各樣的鎖相迴路,而不一定需要使用者手動填入。
    顯示於類別:[電機工程研究所] 博碩士論文

    文件中的檔案:

    檔案 大小格式瀏覽次數
    0KbUnknown1312檢視/開啟


    在NCUIR中所有的資料項目都受到原著作權保護.

    社群 sharing

    ::: Copyright National Central University. | 國立中央大學圖書館版權所有 | 收藏本站 | 設為首頁 | 最佳瀏覽畫面: 1024*768 | 建站日期:8-24-2009 :::
    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回饋  - 隱私權政策聲明