Efficient block-level connectivity verification algorithms for embedded memories

NCU Institutional Repository > 資訊電機學院 > 電機工程研究所 > 期刊論文 > Item 987654321/32392

jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/32392

题名:	Efficient block-level connectivity verification algorithms for embedded memories
作者:	Li,JF
贡献者:	電機工程研究所
关键词:	FAULT MODEL;CIRCUITS
日期:	2004
上传时间:	2010-07-06 18:26:14 (UTC+8)
出版者:	中央大學
摘要:	A large memory is typically designed with multiple identical memory blocks for reducing delay and power. The circuit verification of individual memory blocks can be effectively handled by the Symbolic Trajectory Evaluation (STE) approach. However, if mult
關聯:	IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES
显示于类别:	[電機工程研究所] 期刊論文

文件中的档案:

档案	描述	大小	格式	浏览次数
index.html		0Kb	HTML	286	检视/开启

在NCUIR中所有的数据项都受到原著作权保护.

社群 sharing