Built-in redundancy analysis for memory yield improvement

NCU Institutional Repository > 資訊電機學院 > 電機工程研究所 > 期刊論文 > Item 987654321/32466

請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/32466

題名:	Built-in redundancy analysis for memory yield improvement
作者:	Huang,CT;Wu,CF;Li,JF;Wu,CW
貢獻者:	電機工程研究所
關鍵詞:	RANDOM-ACCESS MEMORY;EMBEDDED RAMS;REPAIR;DRAM;BIST
日期:	2003
上傳時間:	2010-07-06 18:28:48 (UTC+8)
出版者:	中央大學
摘要:	With the advance of VLSI technology, the capacity and density of memories is rapidly growing. The yield improvement and testing issues have become the most critical challenges for memory manufacturing. Conventionally, redundancies are applied so that the
關聯:	IEEE TRANSACTIONS ON RELIABILITY
顯示於類別:	[電機工程研究所] 期刊論文

文件中的檔案:

檔案	描述	大小	格式	瀏覽次數
index.html		0Kb	HTML	467	檢視/開啟

在NCUIR中所有的資料項目都受到原著作權保護.

社群 sharing