English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 78818/78818 (100%)
造訪人次 : 34719284      線上人數 : 1506
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 查詢小技巧：
  • 您可在西文檢索詞彙前後加上"雙引號"，以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋，建議至進階搜尋限定作者欄位，可獲得較完整資料
    •  進階搜尋

    類別瀏覽

    正在載入社群分類, 請稍候....

    年代瀏覽

    正在載入年代分類, 請稍候....

    "鄭國興"的相關文件 

    回到依作者瀏覽

    顯示 31 項.

    類別 日期 題名 作者 檔案
    [電機工程學系] 研究計畫 2024-01-26 56/28 Gb/s雙模式高速串列收發器之關鍵技術設計與實現;Design and Implementation of Key Techniques in 56/28 Gb/S Dual-Mode High-Speed Serial Transceiver 鄭國興
    [電機工程學系] 研究計畫 2023-07-17 寬資料範圍高速傳輸線之自適應關鍵技術;Key Technologies of Adaptability for Wide-Data Range of High-Speed Transmission Line 鄭國興
    [電機工程學系] 研究計畫 2023-03-08 56/28 Gb/s雙模式高速串列收發器之關鍵技術設計與實現;Design and Implementation of Key Techniques in 56/28 Gb/S Dual-Mode High-Speed Serial Transceiver 鄭國興
    [電機工程學系] 研究計畫 2021-12-21 56/28 Gb/s雙模式高速串列收發器之關鍵技術設計與實現;Design and Implementation of Key Techniques in 56/28 Gb/S Dual-Mode High-Speed Serial Transceiver 鄭國興
    [電機工程學系] 研究計畫 2020-12-08 56/28 Gb/s雙模式高速串列收發器之關鍵技術設計與實現;Design and Implementation of Key Techniques in 56/28 Gb/S Dual-Mode High-Speed Serial Transceiver 鄭國興
    [電機工程學系] 研究計畫 2020-01-13 適用於四階脈波振幅調變資料之高速串列連結關鍵技術設計與實現(I);Design and Implementation of Key Techniques in High-Speed Serial Link for Four-Level Pulse Amplitude Modulation Data 鄭國興
    [電機工程學系] 研究計畫 2018-12-19 應用於高速串列連結之電磁干擾抑制和訊號完整性確保技術設計與實現;Electromagnetic Interference Suppressing and Signal Integrity Ensuring Technology in High-Speed Serial Links 鄭國興
    [電機工程學系] 研究計畫 2018-08-01 應用於高速串列連結之電磁干擾抑制和訊號完整性確保技術設計與實現 ;Electromagnetic Interference Suppressing and Signal Integrity Ensuring Technology in High-Speed Serial Links 鄭國興
    [電機工程學系] 研究計畫 2016-08-31 應用於高速串列連結之電磁干擾抑制和訊號完整性確保技術設計與實現;Electromagnetic Interference Suppressing and Signal Integrity Ensuring Technology in High-Speed Serial Links 鄭國興
    [電機工程學系] 研究計畫 2014-09-10 應用於智慧生活與照護之節能感測網路---子計畫六：應用於無線感測網路之智慧電源與時脈管理設計( II );Intelligent Power and Clock Managements in Wireless Sensor Network Applications( II ) 鄭國興
    [電機工程學系] 研究計畫 2014-03-11 時脈電路的新關鍵技術及應用;The Newly Key Techniques and Applications for Clock Circuit 鄭國興
    [電機工程學系] 研究計畫 2013-12-01 時脈電路的新關鍵技術及應用;The Newly Key Techniques and Applications for Clock Circuit 鄭國興
    [電機工程學系] 研究計畫 2013-12-01 應用於智慧生活與照護之節能感測網路---子計畫六：應用於無線感測網路之智慧電源與時脈管理設計( I );Intelligent Power and Clock Managements in Wireless Sensor Network Applications (I) 鄭國興
    [電機工程學系] 研究計畫 2013-12-01 應用於智慧生活與照護之節能感測網路---總計畫暨子計畫一：結合物件辨識與視訊壓縮之編解碼器與其人機互動平台( I );Joint Source and Vision Human-Computer Interaction Platform (I) 蔡宗漢; 陳泰蓁; 薛木添; 傅家相; 鄭國興; 蔡佩芸; 陳慶瀚
    [電機工程學系] 研究計畫 2012-12-01 時脈電路的新關鍵技術及應用;The Newly Key Techniques and Applications for Clock Circuit 鄭國興
    [電機工程學系] 研究計畫 2012-09-01 時脈電路的新關鍵技術及應用;The Newly Key Techniques and Applications for Clock Circuit 鄭國興
    [電機工程學系] 研究計畫 2011-08-01 應用於三維積體電路之設計、自動化與測試關鍵技術-子計畫一：應用於三維積體電路之晶粒間介面技術(I);Die-To-Die Interfacing Techniques for 3d Ics 鄭國興
    [電機工程學系] 研究計畫 2011-08-01 應用於三維積體電路之設計、自動化與測試關鍵技術-總計畫(I);Key Techinques of Design, Automation, and Testing for 3d Ics 李進福; 劉建男; 鄭國興
    [電機工程學系] 研究計畫 2010-08-01 結合製程變異、良率與佈局考量的前瞻類比積體電路設計自動化系統---子計畫一：結合製程變異考量之類比電路設計與自動化技術(I); Analog Design and Automation Techniques Considering Process Variation Effects(I) 鄭國興
    [電機工程學系] 研究計畫 2008-07-01 應用於Serial-ATA Ⅲ 6Gbps傳輸鍵結之實體層設計及內建測試;Transmission Links Physical Layer Design and BIST for Serial-ATA Ⅲ 6Gbps 鄭國興
    [電機工程學系] 研究計畫 2008-07-01 高速有線通訊矽智財之設計與內建自我測試(III); High Speed Wire Communication IP Design and BIST(III) 鄭國興
    [電機工程學系] 研究計畫 2007-07-01 高速有線通訊矽智財之設計與內建自我測試(II); High Speed Wire Communication IP Design and BIST(II) 鄭國興
    [電機工程學系] 研究計畫 2006-12-01 高溫超導故障電流效能及防護模組之研究; Study of Circuit Protecting Modules for Fault Current Limiter by high temperature superconductor 鄭國興
    [電機工程學系] 研究計畫 2006-10-01 應用在PCI-EXPRESS之2.5GB/s資料回復電路; 2.5GB/s Data Recovery Circuit for PCI-EXPRESS 鄭國興
    [電機工程學系] 研究計畫 2006-07-01 高速有線通訊矽智財之設計與內建自我測試(I); High Speed Wire Communication IP Design and BIST(I) 鄭國興
    [電機工程學系] 研究計畫 2005-07-01 10ps解析度內建自我測試GHz鎖相迴路設計(II); GHz PLL with 10ps Resolution BIST Design(II) 鄭國興
    [電機工程學系] 研究計畫 2005-07-01 奈米級SoC電路之關鍵設計與分析技術---子計畫三---奈米級SoC之同步時脈電路設計與抖動量測(I); Design and Jitter Measurement of Clock Synchronous Circuit for Nano-Scale SoC(I) 鄭國興
    [光電科學研究中心] 研究計畫 2013-05-01 100-102年國科會研究成果探勘及加值計畫(3/3) 朱延祥; 鄭國興
    [光電科學研究中心] 研究計畫 2012-09-01 100-102年國科會研究成果探勘及加值計畫( II ) 朱延祥; 鄭國興; 朱延祥
    [光電科學研究中心] 研究計畫 2012-01-01 100-102年國科會研究成果探勘及加值計畫( II ) 朱延祥; 朱延祥; 鄭國興
    [光電科學研究中心] 研究計畫 2011-01-01 100-102年國科會研究成果探勘及加值計畫( I ) 朱延祥; 鄭國興

    ::: Copyright National Central University. | 國立中央大學圖書館版權所有 | 收藏本站 | 設為首頁 | 最佳瀏覽畫面: 1024*768 | 建站日期：8-24-2009 :::
    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 隱私權政策聲明